

一种分布式间隔单元的低成本准同步采样系统的研究

王振华¹, 于同伟², 马志敏¹, 李籽良², 赵会彬¹

(1. 许继集团有限公司, 河南 许昌 461000; 2. 国网辽宁省电力有限公司电力科学研究院, 沈阳 110006)

摘要: 分析了当前 10 kV 保护装置的模拟量采集方案, 提出了一种低成本准同步采样系统。该系统采用 V 型采样插值法, 利用 AD7616 芯片各输入通道间的灵活配置和高速转换, 实现对模拟量的准同步采样。此方案采用 ZYNQ 平台, 利用内部 AXI 总线实现 AD 数据的高速传输, 极大的提高了数据的可靠性和实时性, 保障了电网的安全稳定。

关键词: DTU; 准同步采样; FPGA; 突发模式

DOI: 10.19753/j. issn1001-1390. 2019. 015. 020

中图分类号: TM93

文献标识码: B

文章编号: 1001-1390(2019)15-0132-05

Research of the low-cost quasi-synchronous sampling system in distribution terminal unit

Wang Zhenhua¹, Yu Tongwei², Ma Zhimin¹, Li Ziliang², Zhao Huibin¹

(1. XJ Group Corporation, Xuchang 461000, China.

2. Electric Power Research Institute of State Grid Liaoning Electric Power Supply Co., Ltd., Shenyang 110006, China)

Abstract: This paper analyzes the analog acquisition system of the current 10 kV protective device, and presents a method of the low-cost quasi-synchronous sampling system in distribution terminal unit (DTU). This system adopts the V sampling interpolation method, and realizes the quasi-synchronous sampling of analog data by using the flexible configuration and high-speed conversion between input channels of the AD7616 chip. This scheme adopts ZYNQ platform to realize the high speed transmission through using internal AXI bus, which greatly improves the reliability and real-time of AD data and ensures the security and stability of the power grid.

Keywords: DTU, quasi-synchronous sampling, FPGA, burst mode

0 引言

2017 年, 国网公司组织并协调了相关专家和各生产厂家编制了《配电自动化终端及配套设备标准化设计》, 根据设计规范要求, 提出了分布式 DTU (Distribution Terminal Unit, 站所终端) 间隔单元^[1]。DTU 间隔单元是 DTU 的重要组成部分, 其独立安装在各间隔 10 kV 开关柜内, 完成间隔就地测控等终端功能。分布式 DTU 间隔单元具备采集器的功能, 首先通过互感器采集外部电压和电流模拟量, 然后通过 AD 芯片将模拟信号转换成数字信号给保护。

* 基金项目: 国家电网公司总部科技项目资助“智能电站配用二次装置通用平台关键技术研究”(5222LK17000Z)

当前 10 kV 保护装置常用的模拟量同步采集方案, 成本高, 采样模式不够灵活, AD 通道电压输入范围单一, 具有一定局限性^[2]; 同时传统的数据传输方案, 是由 FPGA 对 AD 数据进行采集后, 通过外部并行总线传输给 CPU, 数据传输速率不高, 抗干扰能力低。在此背景下, 本文提出了一种低成本高精度准同步采样方案, 该方案采用 AD7616 芯片, 此芯片价格低, 且最大支持 16 路模拟量通道, 每个通道的电压输入范围可以独立选择, 支持循环冗余校验(CRC) 错误检查, 提高了模拟量采样的灵活性和准确性; 同时利用 AD7616 芯片的可配置序列器和突发模式可以实现对模拟量的准同步采样^[3], 提高了模拟量采样的实时性和同步性。系统

方案采用了 ZYNQ 的 XC7Z010 芯片,采集的 AD 数据直接通过内部 AXI 总线^[4]传输给了 CPU,不仅降低了成本,而且提高了数据传输的速率、准确性和可靠性。

1 总体设计方案

文中所设计的总体方案,如图 1 所示,模拟量经 AD7616 转换成数字量后,传输给 FPGA,由于 AD7616 可采集 16 路模拟量通道,并且每个通道的电压输入范围可以独立选择,因此,一片 AD7616 即可实现对电压电流同时采样。FPGA 通过对 AD7616 芯片的可配置寄存器和突发模式进行配置,对采集到的数据进行运算处理,实现对模拟量的同步采样,并对 AD 数据进行 CRC 校验,把最终的数据通过 AXI 总线上送给 CPU。




图 1 系统方案框图

Fig. 1 Block diagram of system scheme

2 分布式 DTU 间隔单元模拟量采集

2.1 模拟量采集

根据《配电自动化终端^[5]及配套设备标准化设计》规范要求,分布式 DTU 间隔单元需要采集 ABC 三相电压、零序电压、ABC 三相测量电流、零序测量电流、ABC 三相保护电流和零序保护电流,一共 12 路模拟量通道。通过对 AD7616 通道独立设置,实现单个 AD 芯片对全部 12 路模拟量通道的采集。提高了电压电流采样的同步性,降低了多片 AD 采样时电压电流之间的相位误差,便于进行三相功率、谐波功率和无功补偿的计算。

2.2 准同步采样的原理

当非同步采样 ADC 循环选择并逐一转换其输入通道时,通道之间会引入转换时间延迟,如图 2 所示,导致在各模拟量通道之间锁存的数据产生相位误差,从而引起 AD 采样数据失真,保护测量装置异常。




图 2 非同步采样

Fig. 2 Asynchronous sampling diagram

以 4 个通道复用 ADC 的输入(所有通道共用同一个源,A 相电压, V_A)为例,ADC 以某个速率(时间间隔为 Δt)采样各个通道,如图 3 所示。当软件收到最终样本时,使用傅里叶变化(DFT)算法计算通道之间的相位角。




图 3 四个通道复用采样

Fig. 3 Multiplexing sampling of channels

准同步采样利用均值法使相位误差最小化,如表 1 所示,取前后两次采样值的平均值,通道 4 只有一个值,作为最终 ADC 采样结果进行电力应用相关的后续计算。

表 1 四个通道的准同步采样样本

Tab. 1 Quasi-synchronous samples of four channels

| Δt |
|------------|------------|------------|------------|------------|------------|------------|
| V_{A1} | V_{x1} | | | | | V_{x7} |
| V_{A2} | | V_{x2} | | | | V_{x6} |
| V_{A3} | | | V_{x3} | | V_{x5} | |
| V_{A4} | | | | V_{x4} | | |

2.3 误差分析

准同步采样的误差,如图 4 所示,为样本空间的两个端点幅值(A 和 C)的平均值与两个样本中点(B 点)的正弦波值^[6]之间的差值 Δ 。

点 A 幅值为: $Y_A = \sin\alpha$;

点 C 幅值为: $Y_c = \sin(\alpha + 2\beta)$;

点 B 幅值为: $Y_b = \sin(\alpha + \beta)$;

可得准同步采样的误差为: $\Delta = \left| \frac{Y_a + Y_c}{2} - Y_b \right|$;

整理可得: $\Delta = |(1 - \cos\beta) \times \sin(\alpha + \beta)|$ 。

由于 $|\sin(\alpha + \beta)| \leq 1$, 因此最大误差为: $\Delta_{max} = 1 - \cos\beta$ 。

根据国家电网技术标准要求的测量误差小于 0.2%, 当采样频率为 1 MHz 时, 对于 50 Hz 交流信号的理论最大误差 $\Delta_{max} = (1 - \cos\beta) = (1 - \cos 0.018) \approx 0.00000005 < 0.001\%$, 可忽略不计。




图 4 准同步采样误差分析

Fig. 4 Error analysis of the quasi-synchronous sampling

2.4 实际应用精度测试

通过对 DTU 装置(DAS-821)进行加量测试和高低温测试, 通过对测试加量和实际显示数据进行误差分析, 如表 2、表 3 和表 4 所示, 充分验证了这种准同步采样系统的可靠性、同步性和实用性。由于其他电子元器件(电阻、电容、电感和材料等)精度和电路设计的影响, 实际误差比理论值要大。

表 2 25℃ 下装置加量和实际显示的误差分析

Tab. 2 Error analysis between the output of test instrument and the actual display at 25°C

	I_a	I_b	I_c	U_a	U_b	U_c
实际加量	0.999 5	0.999 5	0.999 5	57.675	57.676	57.676
25℃ 显示	1.000	1.000	1.000	57.747	57.745	57.755
误差分析	0.050%	0.050%	0.050%	0.125%	0.120%	0.137%

表 3 -40℃ 下装置加量和实际显示的误差分析

Tab. 3 Error analysis between the output of test instrument and the actual display at -40°C

	I_a	I_b	I_c	U_a	U_b	U_c
实际加量	0.999 3	0.999 3	0.999 3	57.683	57.684	57.683
-40℃ 显示	1.001	1.001	1.001	57.783	57.783	57.783
误差分析	0.170%	0.170%	0.170%	0.173%	0.172%	0.173%

表 4 70℃ 下装置加量和实际显示的误差分析

Tab. 4 Error analysis between the output of test instrument and the actual display at 70°C

	I_a	I_b	I_c	U_a	U_b	U_c
实际加量	0.999 3	0.999 3	0.999 3	57.679	57.679	57.679
70℃ 显示	1.000	1.000	0.998	57.647	57.639	57.638
误差分析	0.070%	0.070%	-0.130%	-0.055%	-0.069%	-0.071%

2.5 FPGA 对 AD7616 的准同步采样

AD7616 在软件模式下, 在系统上电初始化期间, 通过 FPGA 写入序列器, 设定采样顺序。各序列器堆栈寄存器的位 D8 定义 A 组(通道 A₀ 至通道 A₇)中的某个通道和 B 组(通道 B₀ 至通道 B₇)中的某个通道被返回, 如图 5 所示, 等待下一次采样启动信号(CONVST)启动转换。




图 5 3 个通道的 AD 转换

Fig. 5 AD conversion of 3 channels

根据上面所述, 为了实现准同步采样, 传统的 ADC 需要 FPGA 连续发送一系列的 CONVST 采样信号, 并且要求这些 CONVST 信号之间的间隔时间相同, 同时 ADC 还必须在间隔时间内完成全部的 AD 转换。这种传统模式很可能导致 AD 数据出错, 引起保护误动作或测量出错。

本方案利用 AD7616 的突发模式, 通过 FPGA 产生一次 CONVST 信号, 利用 AD7616 的内部逻辑产生一系列高速内部 CONVST 脉冲 (CONVST 脉冲触发采样频率高达 1MHz) 来触发 ADC 内核, 并且把转换结果按

照转换顺序存储在数据缓冲器中,然后 FPGA 读取 16 个通道的 AD 数据,如图 6、图 7 所示。这样既保证了数据的同步性,又提高了数据的准确性。




图 6 AD7616 突发模式

Fig. 6 Burst mode of AD7616




图 7 Modelsim 仿真波形

Fig. 7 Simulation waveform of Modelsim

2.6 FPGA 对 AD 数据进行校验

AD7616 具有循环冗余校验 (CRC) 模式^[7], FPGA 利用这种模式对采样数据进行校验, 过滤掉 CRC 不一致的数据, 从而提高数据的准确性, 防止保护误动作。FPGA 使能 AD7616 的 CRC 校验功能后, 就会对 16 个通道的转换结果计算 CRC, FPGA 把读取的 AD 数据 (16 bits) 和 AD 的 CRC 计算结果 (8bits) 存储在本地寄存器, 然后根据汉明码校验原理进行计算产生新的校验码 ($FPGA_{CRC}$, 8bits), 最后把 CRC 一致的数据上传给 CPU。AD 数据校验如图 8 所示。

FPGA 根据汉明码校验原理^[8]对 AD 数据进行 CRC 计算, 多项式如下所示:

$$\begin{bmatrix} FPGA_{CRC\ 0} \\ \vdots \\ FPGA_{CRC\ 7} \end{bmatrix} = \begin{bmatrix} 0 & 1 & 0 & \dots & 1 & 0 & 0 \\ 1 & 1 & 1 & \dots & 1 & 1 & 1 \\ \vdots & \ddots & & \ddots & & \vdots \\ 0 & 1 & 0 & \dots & 0 & 1 & 0 \\ 1 & 0 & 1 & \dots & 1 & 0 & 1 \end{bmatrix} \begin{bmatrix} D_{15} \\ \vdots \\ D_0 \\ CRC_0 \\ \vdots \\ CRC_7 \end{bmatrix}$$

其中, D 为 FPGA 采集到的 AD 数据, CRC 为 FPGA 收到的芯片计算的校验码, $FPGA_{CRC}$ 为 FPGA 计算 CRC 的多项式。FPGA 根据上面的多项式进行异或 (XOR) 运算, 得到新的校验码。




图 8 AD 数据校验

Fig. 8 Verification of AD data

3 数据传输

FPGA 把最终的 AD 数据通过 AXI 总线协议^[9-10] (AXI, Advanced eXtensible Interface, 该协议是外国某公司提出的一种高性能、高带宽、低延迟的片内总线) 传输给 CPU, 较传统的 Local Bus 总线传输方案, AXI 总线读写通道分离, 支持 Burst/outstanding/乱序交易的数据传输, 不仅速度快, 而且节省了大量的外围电路, 提高了抗干扰能力, 降低了成本。

4 结束语

提出了一种分布式 DTU 间隔单元的低成本准同步采样系统方案, 从理论分析和实际应用可知, 该系统在模拟量采集部分是采用 V 型采样插值法, 利用 AD7616 芯片各输入通道间的灵活配置和高速转换, 实现对模拟量的准同步采样; 在数据传输部分是利用内部 AXI 总线实现 AD 数据的高速传输。在设计整体系统方案时, 充分考虑到了分布式 DTU 间隔单元数据采集传输的可靠性、准确性和低成本, 目前已经在现场广泛应用, 极大提高了电网的安全可靠稳定, 具有广泛推广的意义。

参 考 文 献

- [1] 陈东新, 武志刚. 配电自动化终端布点优化的动态规划研究 [J]. 电力系统保护与控制, 2017, 45(12): 1-8.
Chen Dongxin, Wu Zhigang. Dynamic planning of distribution automation terminal units placement optimization [J]. Power System Protection and Control, 2017, 45(12): 1-8.
- [2] 梅永, 王柏林. 电力系统谐波分析的同步校正法 [J]. 电力自动化设备, 2011, 31(1): 34-36.
Mei Yong, Wang Bolin. Synchronizing correction for harmonics analysis

- of powersystem [J]. Electric Power Automation Equipment, 2011, 31 (1): 34-36.
- [3] 丁泉, 李帅. 智能变电站重采样应用研究及其线性插值法误差分析 [J]. 电力系统保护与控制, 2015, 43(23): 132-136.
Ding Quan, Li Shuai. Application study on resampling in smart substation with error analysis of liner interpolation [J]. Power System Protection and Control, 2015, 43(23): 132-136.
- [4] 周文俊, 徐德刚, 李勇刚, 等. 基于 Zynq 的 PCI Express 接口设计与实现 [J]. 控制工程, 2017, 24(8): 1603-1610.
Zhou Wenjun, Xu Degang, Li Yonggang, et al. Design and Realization of PCI Express Interface Based on Zynq Platform [J]. Control Engineering of China, 2017, 24(8): 1603-1610.
- [5] 赵月, 何丽娟, 姜海涛, 等. 配电网馈线自动化系统分析及技术实施要点 [J]. 电力自动化设备, 2005, 25(9): 65-68.
Zhao Yue, He Lijuan, Jiang Haitao, et al. Distribution feeder automation system and its implementation essentials [J]. Electric Power Automation Equipment, 2005, 25(9): 65-68.
- [6] 李庆扬, 王能超, 等. 数值分析 [M]. 北京: 清华大学出版社, 2001.
Li Qingyang, Wang Nengchao, et al. Numerical Analysis [M]. Beijing: Tsinghua University Press, 2001.
- [7] 杨杰, 朱建峰, 安建平. 无线传输中的循环冗余校验码纠错应用扩展 [J]. 北京理工大学学报, 2005, 25(8): 726-729.
Yang Jie, Zhu Jianfeng, An Jianping. Extensive Application of Using Cyclic Redundancy Check Code to Correct the Error in Wireless Transmission [J]. Transactions of Beijing Institute of Technology, 2005, 25 (8): 726-729.
- [8] 章学静, 薛琳, 李金平, 等. 汉明(Hamming)码及其编译码算法的研究与实现 [J]. 北京联合大学学报(自然科学版), 2008, 22(1): 46-49.
Zhang Xuejing, Xue Lin, Li Jinping, et al. Research and Realization of Co-decoding Algorithm of Hamming Codes [J]. Journal of Beijing Union University (Natural Sciences), 2008, 22(1): 46-49.
- [9] 蒋国良, 权进国, 林孝康. AMBA 总线新一代标准 AXI 分析和应用 [J]. 微计算机信息, 2006, 22(29): 275-277.
Jiang Guoliang, Quan Jinguo, Lin Xiaokang. Analysis and Application of New Generation AMBA 3 AXI Protocol [J]. Microcomputer Information, 2006, 22(29): 275-277.
- [10] 蒲杰, 李贵勇. 基于 AXI 总线的 DMA 控制器的设计与实现 [J]. 重庆邮电大学学报(自然科学版), 2012, 24(2): 174-177.
Pu Jie, Li Guiyong. Design and implementation of DMA controller based on AXI bus [J]. Journal of Chongqing University of Posts and Telecommunications (Natural Science Edition), 2012, 24(2): 174-177.

作者简介:



王振华(1975—),男,高级工程师,主要从事继电保护原理及嵌入式继电保护装置软硬件平台方向的研究。
Email: xjtc - wangzhenghua@126.com



于同伟(1978—),男,高级工程师,主要从事电力系统继电保护与智能电网技术的研究。



马志敏(1987—),男,工程师,主要从事继电保护原理及嵌入式继电保护装置软硬件平台方向的研究。



李籽良(1984—),男,工程师,主要从事电力系统复杂性分析及连锁故障的研究。



赵会彬(1984—),男,工程师,主要从事继电保护原理及嵌入式继电保护装置软硬件平台方向的研究。

收稿日期:2018-05-11;修回日期:2018-09-26

(王克祥 编发)